ABOUT ME

-

Today
-
Yesterday
-
Total
-
  • 3GPP TS 34.121-1 시험 항목 - 5.4.4 와 5.5.2
    3GPP 34.121-1 2024. 3. 25. 15:48

    네트워크에 연결된 기기와 사람들

    WCDMA RF (Tx)

    Out-of-synchronisation handling of output power (5.4.4)

    시험의 정의와 적용 범위

    이 섹션에서는 UE의 안테나 커넥터에서 지정된 수신기 특성에 대해 설명합니다.
    하나 이상의 수신 안테나 커넥터를 가진 UE의 경우, 각 수신 안테나 커넥터에 적용된 AWGN 신호는

    상관관계가 없어야 합니다.
    각 안테나 커넥터에 적용된 테스트 신호의 레벨은 아래 5.4.4.2 섹션에서 정의한 대로입니다.
    UE는 TS 25.214 [5]에 명시된 대로 1 계층에서 신호 손실을 감지하기 위해 DPCCH 품질을 모니터링해야 합니다.
    Qout 및 Qin 임계값은 각각 UE가 전력을 끄고 켜야 하는 DPCCH 품질 수준을 지정합니다.

    임계값은 명시적으로 정의되지 않았지만, UE가 송신기를 끄고 켜야 하는 조건에 의해 정의됩니다.
    DPCCH 품질은 UE에서 모니터링되며 동기화 모니터링을 위해 Qout 및 Qin 임계값과 비교됩니다.
    Qout 임계값은 다운링크 DPCCH에서 전송된 TPC 명령의 신뢰할 수 있는 감지가 불가능한

    DPCCH 품질 수준에 해당해야 합니다.
    예를 들어, TPC 명령 오류 비율이 30%일 수 있습니다. Qin 임계값은 Qout에서보다 다운링크 DPCCH에서

    전송된 TPC 명령의 감지가 현저히 더 신뢰할 수 있는 DPCCH 품질 수준에 해당해야 합니다.

    예를 들어, TPC 명령 오류 비율이 20%일 수 있습니다.

    이 테스트의 요구 사항은 DCH 유형 1을 지원하지 않는 FDD UE의 모든 유형의 UTRA에 적용됩니다.

    시험의 목적

    UE가 그림 5.4.4.1에 명시된 DPCCH 수준 다이어그램에 따라 DPCCH 품질을 모니터링하고 송신기를

    켜거나 끄는 것을 검증하기 위함입니다.
    노트 1: A 지점 이후의 DPDCH_Ec/Ior는 표 5.4.4.1에서 정의되지 않았습니다. 그러나 테스트를 위해

    DPDCH와 DPCCH의 전력 수준이 DL 12,2 kbps 참조
    측정 채널에서 동일하다고 가정합니다. (PO1, PO2, PO3은 모두 0입니다.)
    노트 2: 이 테스트 케이스는 연속적인 업링크 DPCCH 전송 시나리오만을 다룹니다.

    시험의 기본 설정 상태

    테스트 환경: 상온; G.2.1 및 G.2.2 조항 참조.
    테스트할 주파수: Mid Range; G.2.4 조항 참조.
    1) 그림 A.9에 표시된 대로 SS를 UE 안테나 커넥터에 연결합니다.
    2) TS34.108 [3], 조항 7.3.2에 있는 일반 호출 설정 절차에 따라 호출이 설정되며, TS 34.108 [3], 조항 6.1.0b에

    명시된 시스템 정보 블록 유형 1의 정보 요소에 대한 다음 예외를 적용합니다.
    3) DCH 매개변수는 표 5.4.4.1에 따라 설정되며 DPCCH_Ec/Ior 비율 수준은 -16.6 dB입니다. 다른 RF

    매개변수는 조항 E.3.3에 따라 설정됩니다.
    4) UE를 루프백 테스트 모드로 전환하고 루프백 테스트를 시작합니다.

    일반 호출 설정 절차와 루프백 테스트에 대한 자세한 내용은 TS 34.108 [3] 및 TS 34.109 [4]를 참조하세요.

    시험의 절차

    1) SS는 UE의 송신기 전력이 최대 수준에 도달할 때까지 지속적으로 상향 전력 제어 명령을 UE에 보냅니다.
    2) SS는 표 5.4.4.3에 정의된 'A에서 B로' 조항에 따라 DPCCH_Ec/Ior 비율 수준을 제어합니다.

    SS는 5초 동안 UE가 전송한 전력을 모니터링하고 이 시간 동안 UE 송신기가 꺼지지 않았는지 확인합니다.
    3) SS는 표 5.4.4.3에 정의된 'B에서 D로' 조항에 따라 DPCCH_Ec/Ior 비율 수준을 제어합니다.

    SS는 200ms를 기다린 후 UE 송신기가 꺼졌는지 확인합니다.
    4) SS는 5초 동안 UE가 전송한 전력을 모니터링하고 이 시간 동안 UE 송신기가 켜지지 않았는지 확인합니다.
    5) SS는 표 5.4.4.3에 정의된 'D에서 E로' 조항에 따라 DPCCH_Ec/Ior 비율 수준을 제어합니다.

    SS는 5초 동안 UE가 전송한 전력을 모니터링하고 이 시간 동안 UE 송신기가 켜지지 않았는지 확인합니다.
    6) SS는 표 5.4.4.3에 정의된 'E 이후' 조항에 따라 DPCCH_Ec/Ior 비율 수준을 제어합니다.

    SS는 200ms를 기다린 후 UE 송신기가 켜졌는지 확인합니다.


    Transmit ON/OFF Time mask (5.5.2)

    시험의 정의와 적용 범위

    송신 ON/OFF 시간 마스크는 UE가 송신 OFF 전력과 송신 ON 전력 사이에서 허용되는 램핑 시간을 정의합니다.
    Release99와 Release4에서만 가능한 ON/OFF 시나리오는 PRACH, CPCH 또는 업링크 압축 모드입니다.
    Release5 이후에는 가능한 ON/OFF 시나리오가 PRACH, 불연속 업링크 DPCCH 전송 또는 업링크 압축 모드입니다.

    이 요구 사항과 이 테스트는 FDD UE를 위한 모든 유형의 UTRA에 적용됩니다.

    시험의 목적

    그림 5.5.1에 표시된 PRACH의 전력 ON/OFF 비율이 5.5.2.2에 제시된 요구 사항을 충족하는지 확인합니다.
    잘못된 전력의 전송은 다른 채널로의 간섭을 증가시키거나, 업링크 자체 채널에서의 전송 오류를 증가시킵니다.

    참고: 이 테스트 케이스는 PRACH 시나리오만을 다룹니다.

    시험의 기본 설정 상태

    테스트 환경: 상온, TL/VL, TL/VH, TH/VL, TH/VH; G.2.1 및 G.2.2 조항 참조.
    테스트할 주파수: Low, Mid, High Range; G.2.4 조항 참조.
    1) 그림 A.1에 표시된 대로 SS를 UE 안테나 커넥터에 연결합니다.
    2) 채널 조건은 초기에 수신된 CPICH_RSCP >-85 dBm으로 설정됩니다.
    하향 링크 물리 채널의 상대 전력 수준은 E.2.1 조항에 따라 Ior에 설정됩니다.
    셀의 매개변수 설정은 표 5.5.2.1A에 따라 설정됩니다.
    3) 전화기를 켭니다.
    4) UE가 등록을 수행하고 대기 모드에 진입한 후, Îor는 표 5.5.2.2에 따라 설정됩니다.
    하향 링크 물리 채널의 상대 전력 수준은 E.2.1 조항에 따라 Ior에 설정됩니다.
    5) [3]의 7.3.1 조항에 있는 일반적인 통화 설정 절차에 따라 통화가 설정됩니다.
    테스트 매개변수가 있는 표 5.5.2.3에 따른 채널 조건입니다.
    테스트에는 통화 설정 내의 RACH 절차가 사용됩니다. 사용 가능한 서브채널의 수는 하나로 제한되어야 합니다.
    이는 프리앰블 시퀀스가 SS에 알려져 있음을 보장합니다. 프리앰블 재전송은 최소 3회 이상이어야 합니다.

    전력 램핑 단계 크기는 1 dB여야 합니다.
    명령된 업링크 전력이 허용된 업링크 전력보다 6 dB 이상 초과하는 사실로 인해
    프리앰블 재전송의 최대 횟수는 5로 제한됩니다. SS는 ACK나 NACK을 보내지 않아야 합니다.

    시험의 절차

    1) SS의 TX 출력 레벨을 설정하여 UE 안테나 커넥터에서 Îor을 얻고 전력 클래스에 따라 표 5.5.2.3의 테스트 매개변수를 선택합니다. Îor은 표 5.5.2.3에 따라야 합니다.
    2) 그림 5.5.1의 타이밍에 따라 첫 번째 PRACH 프리앰블에서 UE의 평균 전력(ON 전력)을 측정합니다.
    3) RACH 프리앰블(ON 전력) 이전 25µs(96 칩)의 일시적 기간 전에 2368 칩 시간 간격에서 RRC 필터링된 평균 전력(OFF 전력)을 측정합니다. RACH 프리앰블(ON 전력) 이후 25µs(96 칩)의 일시적 기간 후에 2368 칩 시간 간격에서 RRC 필터링된 평균 전력(OFF 전력)을 측정합니다.
    ON 및 OFF 전력 측정 사이의 동적 범위로 인해, OFF 전력 측정은 첫 번째 PRACH 프리앰블에 인접한 것이 아니라
    이후의 PRACH 프리앰블에서 수행될 수 있습니다.


    https://www.3gpp.org/ftp/specs/archive/34_series/34.121-1

    Directory Listing /ftp/specs/archive/34_series/34.121-1

    34121-1-c20.zip 2015/12/14 16:42 7773,4 KB

    www.3gpp.org

Designed by Tistory.