ABOUT ME

-

Today
-
Yesterday
-
Total
-
  • 3GPP TS 34.121-1 시험 항목 - 5.13.3 와 5.13.4
    3GPP 34.121-1 2024. 4. 2. 15:35

    위상 불연속성의 결과를 표현한 그래프
    Graphical description of phase discontinuity

    WCDMA RF (Tx)

    UE phase discontinuity (5.13.3)

    시험의 정의와 적용 범위

    Phase discontinuity는 인접한 두 개의 타임슬롯 사이의 위상 변화를 말한다.
    각 타임슬롯(타임슬롯 경계로부터 25 μs의 과도 기간은 제외)의 EVM은 5.13.1항에 따라 측정한다.
    주파수, 절대 위상, 절대 진폭 및 칩 클록 타이밍은 EVM 오류 벡터를 최소화하기 위해
    각 타임슬롯마다 독립적으로 선택된다. Phase discontinuity 결과는 이전 타임슬롯의 EVM 계산에
    사용된 절대 위상과 다음 타임슬롯의 EVM 계산에 사용된 절대 위상의 차이로 정의된다.
    각 타임슬롯의 최적의 위상 변화율은 EVM을 최소화하는 데 사용된 것과 동일한
    프로세스를 사용하여 계산된다. 이 최적의 위상 변화율이 해당 타임슬롯의 주파수 오류 결과로 정의된다.
    테스트에 전력 변화가 있기 때문에, 최적 핏 계산에 사용되는 데이터는 각 타임슬롯의 시작과 끝에 있는
    25μs 전환 기간을 제외해야 한다. 그런 다음 각 타임슬롯의 최적 핏 위상 변화율을

    타임슬롯 경계 양쪽으로 외삽한다. 어떤 한 슬롯 경계에서의 phase discontinuity 결과는 슬롯 경계 이전의

    타임슬롯 끝에서의 외삽된 위상과 슬롯 경계 이후의 타임슬롯 시작에서의 외삽된 위상의 차이이다.

    이 요구사항과 테스트는 UTRA FDD UE의 Release 5 이상 릴리스에 대해 적용된다.

    시험의 목적

    UE의 위상 단속이 절 5.13.3.2에 표시된 제한 내에 있는지 검증한다.
    위상 단속 결과 계산에 사용된 임의의 타임슬롯이 절 5.3 2와 5.13.3.2에
    참조된 주파수 오류 및 EVM 요구사항도 통과하는지 검증한다.

    시험의 기본 설정 상태

    테스트 환경: 상온; G.2.1과 G.2.2절 참조.
    테스트할 주파수: Mid Range; G.2.4절 참조.
    1) 그림 A.1과 같이 UE 안테나 커넥터에 SS를 연결한다.
    2) TS34.108 [3] 7.3.2절에 명시된 대로 전력 제어 알고리즘 1을 사용하여 일반적인 호 설정 절차에 따라

    호를 설정한다.
    3) UE를 루프백 테스트 모드로 전환하고 루프백 테스트를 시작한다.
    일반적인 호 설정 절차와 루프백 테스트에 대한 세부 정보는 TS 34.108 [3]과 TS 34.109 [4]를 참조한다.

    시험의 절차

    1) 연속적인 up TPC 명령을 사용하여 UE의 전력을 최대 전력으로 설정한다.
    2) 그림 5.13.3.2에 표시된 바와 같이 UE가 5.4.3에 정의된 최소 전력에 ±2dB 허용 오차 내에
    도달할 때까지 다섯 개의 down four up TPC 명령 순서를 전송한다.
    3) 2단계 중 첫 번째 down 전력 단계 바로 앞 슬롯부터 시작하여, 각 슬롯의 EVM과 다음
    슬롯까지의 위상 단속을 측정한다.
    4) 그림 5.13.3.3에 표시된 바와 같이 UE가 5.2에 정의된 최대 전력에 ±2dB 허용 오차 내에
    도달할 때까지 다섯 개의 up four down TPC 명령 순서를 전송한다.
    5) 4단계 중 첫 번째 up 전력 단계 바로 앞 슬롯부터 시작하여, 각 슬롯의 EVM과 다음
    슬롯까지의 위상 단속을 측정한다.
    참고: 전체 전력 제어 동적 범위(적절한 마진을 가진 최소 전력 임계값과 최대 전력 임계값 사이)를
    측정할 수 있도록 하기 위해, 전력 제어 순서를 더 작은 하위 순서로 분할하는 것이 허용된다.
    상한이나 하한에서 5 dB 이내가 아닌 경우를 제외하고, 분할은 한 방향의 모든 전력 단계 뒤에
    반대 방향의 네 단계가 따르도록 충분한 겹침을 필요로 할 것이다.


    PRACH preamble quality (5.13.4)

    시험의 정의와 적용 범위

    PRACH 프리앰블 품질은 Node B가 PRACH를 안정적으로 디코딩할 수 있도록
    UE가 핵심 요구사항에 따라 PRACH 프리앰블을 전송할 수 있는 능력의 척도이다.

    이 테스트는 Release 5 이후의 FDD UE에 대한 모든 유형의 UTRA에 적용된다.

    시험의 목적

    테스트의 목적은 첫 번째 PRACH 프리앰블의 전송 품질이 5.13.4.2에서 정의한
    바와 같이 변조 품질, 주파수, 액세스 슬롯 및 시그너처에 대한 최소 요구사항을
    충족하는지 검증하는 것이다. UE는 공칭 최대 출력 전력 및 공칭 5.6dB에서 8.6dB
    위의 기준 감도에서 테스트된다. 이는 셀 경계에서의 동작을 시뮬레이션한다.
    액세스 슬롯과 시그너처는 RACH 절차의 각 실행에 대해 허용된 가능성 중에서
    무작위로 선택된다. 선택할 수 있는 384개의 가능한 구성이 있지만, 테스트 시간을
    최소화하기 위해 이 중에서만 10개가 무작위로 선택되어 테스트된다.

    시험의 기본 설정 상태

    테스트 환경: 상온, TL/VL, TL/VH, TH/VL, TH/VH; G.2.1과 G.2.2절 참조.
    테스트할 주파수: Low, Mid, High Range; G.2.4절 참조.
    1) 그림 A.1과 같이 UE 안테나 커넥터에 SS를 연결한다.
    2) 표 5.13.4.1과 표 5.13.4.2에 따라 수정된 파라미터를 사용하여 일반적인 호 설정 절차에 따라

    호를 설정한다. 다운링크 물리 채널의 Ior에 대한 상대 전력 레벨은 E.2.1절에 따라 설정한다.
    호 설정 내의 물리적 랜덤 액세스 절차가 테스트에 사용된다.
    일반적인 호 설정 절차에 대한 세부 정보는 TS 34.108 [3]을, 물리적 랜덤 액세스 절차의 세부 정보는

    25.214 [5]를 참조한다.

    시험의 절차

    1) UE 안테나 커넥터에서 Îor를 얻기 위해 SS의 TX 출력 레벨을 설정한다.
    Îor는 UE의 전력 클래스에 따라 표 5.13.4.1에 따라야 한다.
    2) SS는 PAGING TYPE 1 메시지를 보내 호를 개시하고 UE로부터 첫 번째 RF 전송을 측정한다.
    3) SS는 사용된 액세스 슬롯, 수신된 시그너처, EVM 및 주파수 오류를 결정한다.
    4) 표 5.13.4.2에서 새로운 파라미터 세트를 선택한다.
    5) 표 5.13.4.3에 따라 BCCH 수정 정보가 있는 PAGING TYPE 1 메시지를 전송한다.
    6) UE가 새로운 SIB 5를 읽을 수 있도록 5초 동안 기다린다.
    7) 2)번 단계부터 10회 반복한다.


    https://www.3gpp.org/ftp/specs/archive/34_series/34.121-1

    Directory Listing /ftp/specs/archive/34_series/34.121-1

    34121-1-c20.zip 2015/12/14 16:42 7773,4 KB

    www.3gpp.org

Designed by Tistory.